„Toshiba“ ir „Western Digital“, paruošianti 128 sluoksnių 3D nando blykstę - Toshiba

„Toshiba“ ir „Western Digital Readying“ 128 sluoksnių 3D NAND blykstė



Toshiba and its strategic ally Western Digital are readying a high-density 128-layer 3D NAND flash memory. In Toshiba's nomenclature, the chip will be named BiCS-5. Interestingly, despite the spatial density, the chip will implement TLC (3 bits per cell), and not the newer QLC (4 bits per cell). This is probably because NAND flash makers are still spooked about the low yields of QLC chips. Regardless, the chip has a data density of 512 Gb. With 33% more capacity than 96-layer chips, the new 128-layer chips could hit commercial production in 2020-21.

Pranešama, kad „BiCS-5“ mikroschema turi 4 plokštumų dizainą. Jo štampas yra padalintas į keturias dalis arba plokštumas, į kurias kiekviena galima patekti atskirai; priešingai nei „BiCS-4“ lustai, kuriuose naudojamas 2 plokštumų išdėstymas. Pranešama, kad tai padidina rašymo našumą kanalo vienete iki 132 MB / s nuo 66 MB / s. Pranešama, kad štampuose naudojama „CuA“ (grandinė po masyvu), projektavimo naujovė, kurioje logikos schemos yra apatiniame „sluoksnyje“, o duomenų sluoksniai išdėstomi aukščiau, todėl sutaupoma 15 procentų štampo dydžio. Aaronas Rakersas, aukštųjų technologijų pramonės rinkos analitikas kartu su Wells Fargo, apskaičiavo, kad „Toshiba-WD“ derlius iš 300 mm plokštelių gali siekti 85 procentus.
Source: Blocks & Files